Laporan Akhir 2
(Percobaan 3 Synchronous Binary Counter)
2. Alat dan Bahan
[Kembali]
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
- Bahan Proteus:
a. IC 74192
b. Power DC
Gambar 6. Power DC
c. Switch (SW-SPDT)
Gambar 7. Switch
d. Logicprobe
Gambar 8. Logic Probe
 |
| Gambar 3.1 Rangkaian simulasi 3a |
 |
| Gambar 3.2 Rangkaian simulasi 3b |
Pada percobaan 3a dan 3b yang merupakan percobaan syncronous counter, digunakan 2 buah counter yakni IC 74193 dan 74192 yang outputnya terhubung ke logic probe dan kaki inputnya terhubung ke switch yang terhubung ke Vcc dan ground. Perbedaan dari percobaan 3a dan 3b ini dapat dilihat pada rangkaian 3a tidak terdapat gerbang logika dan sumber clock,sehingga untuk melakukan counting harus secara manual. Sedangkan pada 3b dapat melakukan counting otomatis karna pada rangkaian terdapat sinyal clock dan gerbang logika OR. Pada IC 74193 dan IC 74192 kaki D0, D1, D2, dan D3 terhubung ke switch B4, B5, B6, B7, pada kaki UP terhubung ke switch B1, pada kaki DN terhubung ke kaki B2, pada kaki PL terhubung ke kaki B3 dan kaki MR terhubung ke B0. Pada IC 74193 dan 74192, dia akan mencacah atau menghitung bilangan hexadesimal dari 0-15 (F) yakni dari biner 0000 - 1111.
5. Video Rangkaian
[Kembali]
6. Analisa
[Kembali]
1. Jelaskan perbedaan percobaan 3a dan 3b
jawab:
Perbedaan percobaan 3A dan 3B dapat dilihat pada rangkaian yaitu 3A tidak terdapat gerbang logika dan sumber clock sehingga untuk melakukan counting dilakukan secara manual dengan mengubah logika dari saklar spdt sedangkan pada 3B terdapat gerbang logika or dan sinyal clock sehingga rangkaian dapat melakukan counting secara otomatis.
2. Mengapa pada saat PL aktif tidak dapat count secara otomatis?
jawab:
Pada saat PL aktif pin up dan down akan melakukan count otomatis tidak aktif atau dalam keadaan don't care. PL aktif ini membuat output Q0, Q1, Q2, dan Q3 akan menghasilkan atau berlogika sama dengan input D0, D1, D2, dan D3.
3. Mengapa pada saat PL mati input B1-B4 menjadi don't care?
jawab:
Pada saat PL mati input B1 - B4 menjadi don't care karena MR menjadi aktif saat PL tidak aktif. MR yang aktif ini akan membuat semua output menjadi 0000, sehingga apapun kondisi input yang dimasukkan pada B1 - B4 outputnya akan tetap menjadi 0.
Komentar
Posting Komentar